You are here

Interrupt | Cypress Semiconductor

Interrupt

최신 업데이트: 
2021년 1월 28일
버전: 
1.71

특징

  • Defines hardware-triggered interrupts
  • Provides a software method to pend interrupt
기호 도식

Symbol isr_1 Diagram

일반적인 설명

The Interrupt component defines hardware triggered interrupts. It is an integral part of the Interrupt Design-Wide Resource system (see PSoC Creator Help, Design-Wide Resources section).

인터럽트 컨트롤러가 처리할 수 있는 시스템 인터럽트 파형에는 세 가지가 있습니다.

  • Level – IRQ source is sticky and remains active until firmware clears the source of the request with an action (for example clear on read). Most fixed-function peripherals have level-sensitive interrupts, including the UDB FIFOs and status registers.
  • Pulse – Ideally, a pulse IRQ is a single bus clock, which logs a pending action and ensures that the ISR action is only executed once. 주변기기에 필요한 펌웨어 작업은 없습니다.
  • 에지 – 임의 동기 파형은 에지 감지 회로로 입력되며 그 파형의 양의 에지가 동기화 1주기 펄스(펄스 모드)가 됩니다.
번역 문서는 참고용으로만 제공하는 것입니다. 설계 과정에 참여할 경우에는 영어 버전 문서를 참고하는 것이 좋습니다.