CY14B101LA-SZ25XI | Cypress Semiconductor

You are here

CY14B101LA-SZ25XI
Status: 생산 중

데이터시트

(pdf, 879.52 KB) RoHS PB Free
(pdf, 656.85 KB) RoHS PB Free
(pdf, 1.1 MB) RoHS PB Free

CY14B101LA-SZ25XI

인증 자동차N
밀도(Kb)1024
주파수(MHz)해당 없음
인터페이스Parallel
최대 작동 온도(°C)85
Max. Operating VCCQ (V)3.60
최대 작동 전압(V)3.60
최소 작동 온도(°C)-40
최소 작동 전압(V)2.70
구성(X x Y)128Kb x 8
Part Family병렬 nvSRAM
속도(ns)25
Tape & ReelN
온도 분류산업

Pricing & Inventory Availability

1-9 unit Price* 10-24 unit Price* 25-99 unit Price* 100-249 unit Price* 250-999 unit Price* 1000+ unit Price*
$31.56 $28.00 $26.30 $24.61 $23.25 $21.72
Availability Quantity Ships In Buy from Cypress Buy from Distributors
In Stock 50 24-48 hours

Packaging/Ordering

패키지
SOP
No. of Pins
32
Package Dimensions
816 L x 95 H x 300 W (Mils)
Package Weight
855.99 (mgs)
Package Cross Section Drawing
Package Carrier
TUBE
Package Carrier Drawing / Orientation
Standard Pack Quantity
44
Minimum Order Quantity (MOQ)
44
Order Increment
44
Estimated Lead Time (days)
56
HTS Code
8542.32.0041
ECCN
없음
ECCN Suball
EAR99

Quality and RoHS

Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
무연
Y
Lead/Ball Finish
Pure Sn

기술 문서

애플리케이션 설명 (10)

제품 변경 고지(PCN) (5)

2020년 4월 14일
Qualification of Fab 25 as an Additional Wafer Fab Site and Test 25 as an Additional Wafer Sort Site for 3V/5V 1Mb Parallel nvSRAM Products
2017년 10월 31일
Q2, 2012 - Q4, 2013 Horizon Report
2017년 10월 30일
Q1, 2012 - Q2, 2013 Horizon Report
2017년 10월 24일
Qualification of Copper Wire Bonds for select Lead Frame Products at Amko Philippines andn Cypress Philippines and transfer of PDIP and PLCC parts from MMT to Amkor
2017년 10월 11일
Transfer of Assembly Site from Amkor Philippines to UTL Thailand for 32-Lead SOIC Product

Product Information Notice (PIN) (5)

2020년 6월 10일
Manufacturing Label and Packing Configuration Standardization
2020년 5월 07일
Qualification of UTL as an additional finish site for 14-lead DFN and 32-lead SOIC packages
2020년 4월 14일
Addendum to PIN195102 - Manufacturing Label and Packing Configuration Standardization
2017년 11월 06일
Changes to Cypress Address Labels
2017년 11월 06일
Improvement of Cypress Minnesota Back-End-of-Line Integration for 130nm SONOS Product Families

Verilog (1)

IBIS(1)

2010년 8월 18일

VHDL (1)

2010년 4월 19일