CY8C3246PVI-122 | Cypress Semiconductor

You are here

CY8C3246PVI-122
Status: 생산 중

데이터시트

(pdf, 4.13 MB) RoHS PB Free
(pdf, 3.09 MB) RoHS PB Free

CY8C3246PVI-122

Development KitCY8CKIT-001
인증 자동차N
Boost Converter (Volts)0.5
CPU Core8051
CapSenseY
전용 ADC(#_ 최대 해상도 @ 샘플링 속도)DelSig (1, 12-bit @ 192 ksps)
전용 DAC(#_ 최대 해상도 @ 샘플링 속도)(1, 8비트 @ 8 msps)
EEPROM (KB)2
플래시(KB)64
JTAG and Si ID0x1E07A069
LCD 직접 구동(예/아니오)Y
최대 작동 주파수(MHz)50
최대 작동 온도(°C)85
최대 작동 전압(V)5.50
최소 작동 온도(°C)-40
최소 작동 전압(V)1.71
No. of CAN Controllers0
No. of DMA Channels24
No. of Dedicated Comparators2
No. of Dedicated Digital Filter Blocks0
No. of Dedicated I2C1
No. of Dedicated OpAmps0
No. of Dedicated SPI0
No. of Dedicated Timer/Counter/PWM Blocks4
No. of Dedicated UART0
GPIO 개수25
프로그래밍 가능한 아날로그 블록 개수0
프로그래밍 가능한 범용 디지털 블록 개수24
No. of USB IO0
SRAM(KB)8
Tape & ReelN
USB (Type)없음

Pricing & Inventory Availability

1-9 unit Price* 10-24 unit Price* 25-99 unit Price* 100-249 unit Price* 250-999 unit Price* 1000+ unit Price*
$4.23 $4.06 $3.88 $3.70 $3.52 $3.23
Availability Quantity Ships In Buy from Cypress Buy from Distributors
Out of Stock 0 Please click here to check lead times

Packaging/Ordering

패키지
SOP
No. of Pins
48
Package Dimensions
625 L x 2.3 H x 295 W (Mils)
Package Weight
650.23 (mgs)
Package Cross Section Drawing
Package Carrier
TUBE
Package Carrier Drawing / Orientation
Standard Pack Quantity
600
Minimum Order Quantity (MOQ)
60
Order Increment
60
Estimated Lead Time (days)
140
HTS Code
8542.31.0001
ECCN Suball
3A991.A.3

Quality and RoHS

Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
무연
Y
Lead/Ball Finish
Ni/Pd/Au

기술 문서

애플리케이션 설명 (21)

제품 변경 고지(PCN) (3)

2020년 11월 11일
Transfer of Assembly Operations to Greatek Electronics Inc. for Select 48-Lead SSOP Package
2017년 10월 31일
Q2, 2012 - Q4, 2013 Horizon Report
2017년 10월 30일
Q1, 2012 - Q2, 2013 Horizon Report

Advanced Product Change Notice (APCN) (1)

2020년 8월 23일
Q32020 Horizon Report Update

Product Information Notice (PIN) (8)

2020년 6월 10일
Manufacturing Label and Packing Configuration Standardization
2020년 4월 14일
Addendum to PIN195102 - Manufacturing Label and Packing Configuration Standardization
2017년 11월 07일
PSoC Programmer Upgrade for PSoC 3 Family of Products
2017년 11월 06일
Qualification of Manufacturing and Design Changes for PSoC 3 Products
2017년 11월 06일
Changes to Cypress Address Labels
2017년 11월 06일
Addendum to PIN 135258 - Qualification of JCET as an additional Test and Finish Location for Cypress Products
2017년 11월 06일
Improvement of Cypress Minnesota Back-End-of-Line Integration for 130nm SONOS Product Families
2017년 10월 26일
Datasheet changes-PSoC 3 Products

Boundary Scan BSDL (2)

2012년 12월 10일
2011년 4월 06일